實(shí)驗(yàn)成績(jī)

　實(shí)驗(yàn)日期

　指導(dǎo)教師

　批閱日期

　 實(shí)驗(yàn)名稱(chēng)

　 譯碼器與數(shù)據(jù)選擇器

　 1 1、 、 實(shí)驗(yàn)?zāi)康?/p>

　1.掌握譯碼器和數(shù)據(jù)選擇器的功能。

　2.能夠用譯碼器實(shí)現(xiàn)任意邏輯函數(shù)。

　3.能夠用數(shù)據(jù)選擇器實(shí)現(xiàn)任意邏輯函數(shù)。

　2 2. . 實(shí)驗(yàn)原理

　1.譯碼器是一-個(gè)多輸入、多輸出的組合邏輯電路，其功能是將輸入的一組二進(jìn)制代碼翻譯成與其對(duì)應(yīng)的特定含義(如十進(jìn)制數(shù)、地址線(xiàn)、指令等)。譯碼器一般分為兩類(lèi):一類(lèi)是不完全譯碼器，如七段字形譯碼器，另一類(lèi)是最小項(xiàng)譯碼器，如雙 2 線(xiàn)/4 線(xiàn)譯碼器(74LS139) ，3 線(xiàn)/8線(xiàn)譯碼器 (74LS138),4 線(xiàn)/16 線(xiàn)譯碼器(74LS154) 等。最小項(xiàng)譯碼器都有一個(gè)使能端(片選端) G，利用它可以擴(kuò)展譯碼器的功能。

　2 個(gè) 2 線(xiàn)/4 線(xiàn)譯碼器----- 1 個(gè) 3 線(xiàn)/8 線(xiàn)譯碼器 2 個(gè) 3 線(xiàn)/8 線(xiàn)譯碼器- -- --- -1 個(gè) 4 線(xiàn)/16 線(xiàn)譯碼器 在同一時(shí)刻，最小項(xiàng)譯碼器只有一個(gè)輸出端上有信號(hào)。而且，最小項(xiàng)譯碼器通常將其輸出設(shè)計(jì)成低電平有效的形式。Vn 個(gè)變量的譯碼器其輸出與輸入的關(guān)系可表示為:Y i =m’，

　式中: m 為由 n 個(gè)變量構(gòu)成的最小項(xiàng)。

　譯碼器的每一個(gè)輸出端都對(duì)應(yīng)于輸入變量的--個(gè)最小項(xiàng)，整個(gè)譯碼器給出了全部最小項(xiàng)，相當(dāng)于一-個(gè)最小項(xiàng)發(fā)生器，而.任一邏輯函數(shù)都可以用若干最小項(xiàng)之和的形式表示。因此，譯碼器輔以適當(dāng)?shù)倪壿嬮T(mén)，即可實(shí)現(xiàn)任何邏輯函數(shù)，而不必進(jìn)行邏輯函數(shù)化簡(jiǎn)。

　2.

　數(shù)據(jù)選擇器又稱(chēng)為多路開(kāi)關(guān)，是一種重要的組合邏輯部件，它可以實(shí)現(xiàn)從多路數(shù)據(jù)傳輸中選擇任何一路信號(hào)輸出,選擇的控制由專(zhuān)列的端口編碼決定,稱(chēng)為地址碼，數(shù)據(jù)選擇器可以完成很多的邏輯功能，例如函數(shù)發(fā)生器、桶形移位器、并串轉(zhuǎn)換器、波形產(chǎn)生器等。

　數(shù)據(jù)選擇器與數(shù)據(jù)分配器相類(lèi)似，也有 n 個(gè)地址輸入端，但地址代碼用來(lái)確定的是 2n

　個(gè)數(shù)據(jù)輸入端。輸入端與地址端之間滿(mǎn)足的條件也是 N=2n ,其中 N 表示數(shù)據(jù)輸入端的個(gè)數(shù)，n 表示地址輸入端的個(gè)數(shù)。數(shù)據(jù)選擇器的輸出端只有一個(gè)。數(shù)據(jù)選擇器的名稱(chēng)是由輸入通道的個(gè)數(shù)來(lái)確定的，例如有 8 個(gè)輸入通道的數(shù)據(jù)分配器被稱(chēng)為 8 選一數(shù)據(jù)選擇器。

　任意邏輯函數(shù)都能寫(xiě)成最小項(xiàng)之和的形式，所以數(shù)據(jù)選擇器可用來(lái)標(biāo)識(shí)任意邏輯函數(shù)。

　用數(shù)據(jù)選擇器實(shí)現(xiàn)單輸出函數(shù)的設(shè)計(jì)步驟如下； (1)選擇接到數(shù)據(jù)選擇端的函數(shù)變量； (2)寫(xiě)出數(shù)據(jù)選擇器輸出的邏輯便表達(dá)式； (3)將要實(shí)現(xiàn)的邏輯函數(shù)轉(zhuǎn)換為標(biāo)準(zhǔn)與或表達(dá)式； (4)對(duì)照數(shù)據(jù)選擇器輸出表達(dá)式和待實(shí)現(xiàn)函數(shù)的表達(dá)式確定數(shù)據(jù)輸入端的值； (5)連接電路。

　 3 3 、實(shí)驗(yàn)步驟

　驗(yàn)證 74LS138、74LS151 的邏輯功能。

　1、用 74LS138 實(shí)現(xiàn)- -位全加器，用一片 3 線(xiàn)-8 線(xiàn)譯碼器(74LS138)和與非門(mén)(74LS20)實(shí)現(xiàn)。

　2、用 74LS151 實(shí)現(xiàn)三變量多數(shù)表決電路。

　3、用 74LS138 實(shí)現(xiàn)三變量多數(shù)表決電路。用一片 3 線(xiàn)-8 線(xiàn)譯碼器(74LS138)和與非門(mén)(74LS20)實(shí)現(xiàn)。

　 4 4 、實(shí)驗(yàn)儀器設(shè)備

　1.電子技術(shù)學(xué)習(xí)機(jī)-一臺(tái)。

　2.器件 74LS20、74LS138、74LS151 各一片。

　3.仿真實(shí)驗(yàn)：電腦 5 5 、數(shù)據(jù)記錄與處理( ( 包括定性、定量誤差分析) )

　1.74LS138 實(shí)現(xiàn)一位全加器

　2.74LS151 實(shí)現(xiàn)三變量多數(shù)表決器

　3. 74LS138 實(shí)現(xiàn)三變量多數(shù)表決器

　 6 6 、結(jié)論（實(shí)驗(yàn)結(jié)果的分析和論證）

　1.譯碼是編碼的逆過(guò)程，譯碼器是將輸入代碼的原意翻譯出來(lái)，譯碼器可分為最小項(xiàng)譯碼器，七段字形譯碼器等。

　2.數(shù)據(jù)選擇器，也被稱(chēng)為多路選擇器或多路開(kāi)關(guān)。有多路輸入一路輸出，再輸入地址的作用下，選擇多路輸，入信號(hào)中的某一個(gè)收入信道，將該輸入信道的數(shù)據(jù)傳送到唯一的數(shù)據(jù)輸出端。

　3.譯碼器可以通過(guò)集聯(lián)擴(kuò)展將 3-8 線(xiàn)譯碼器擴(kuò)展為 4-16 譯碼器等。譯碼器在級(jí)聯(lián)擴(kuò)展時(shí) 4.譯碼器的每一個(gè)輸出端都對(duì)應(yīng)于收入變量的一個(gè)最小項(xiàng)，整個(gè)譯碼器給出了全部最小項(xiàng)，相當(dāng)于一個(gè)最小項(xiàng)發(fā)生器，任意邏輯函數(shù)都可以用若干最小項(xiàng)之和的形式表示，所以譯碼器和適當(dāng)?shù)倪壿嬮T(mén)就可以實(shí)現(xiàn)任何邏輯函數(shù)。

　5.數(shù)據(jù)選擇器，有每一個(gè)輸出端都對(duì)應(yīng)于一個(gè)最小項(xiàng)，任意邏輯函數(shù)都可以用若干最小項(xiàng)之和的形式表式，所以數(shù)據(jù)選擇器和適當(dāng)?shù)倪壿嬮T(mén)器件就可以實(shí)現(xiàn)任何邏輯函數(shù)。

　7 7 、思考題

　1. 74LS139 ,74LS20 實(shí)現(xiàn)全加器

　 2. 如何將 3 線(xiàn)/8 線(xiàn)譯碼器擴(kuò)展成 4 線(xiàn)/16 線(xiàn)譯碼器，畫(huà)出邏輯圖。

　 低三位輸入代碼共用，最高為輸入代碼由控制端所決定

推薦訪(fǎng)問(wèn)： 電子技術(shù) 實(shí)驗(yàn) 數(shù)字