數(shù)字電路實驗報告
實驗一
組合邏輯電路分析 一. 試驗用集成電路引腳圖
74LS00 集成電路
74LS20 集成電路
四 2 輸入與非門
雙 4 輸入與非門 二. 實驗內(nèi)容 1、實驗一
X12.5 V ABCDU1A74LS00NU2A74LS00NU3A74LS00N邏 輯 指 示 燈 ：
燈 亮 表 示 “1”， 燈 滅 表 示 “0”ABCD按 邏 輯 開 關(guān) ， “1”表 示 高 電 平 ， “0”表 示 低 電 平 自擬表格并記錄: A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 2、實驗二 密碼鎖得開鎖條件就是:撥對密碼,鑰匙插入鎖眼將電源接通,當兩個條件同時滿足時,開鎖信號為“1”,將鎖打開。否則,報警信號為“1”,則接通警鈴。試分析密碼鎖得密碼 ABCD就是什么？ U1A74LS00DU1B74LS00DU1C74LS00DU1D74LS00DU2A74LS00DU2B74LS00DU2C74LS00DU3A74LS20DX12.5 V X22.5 V VCC5VAＢＣD
ABCD 接邏輯電平開關(guān)。
最簡表達式為:X1=AB’C’D
密碼為:
1001
表格為: A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1
0 1 1 1 0 1 1 1 1 1 0 1 三、實驗體會: :
1、分析組合邏輯電路時,可以通過邏輯表達式,電路圖與真值表之間得相互轉(zhuǎn)換來到達實驗所要求得目得。
2、這次試驗比較簡單,熟悉了一些簡單得組合邏輯電路與芯片 ,與使用仿真軟件來設計與構(gòu)造邏輯電路來求解。
實驗二
組合邏輯實驗( 一)
半加器與全加器 一. 實驗目得 1. 熟悉用門電路設計組合電路得原理與方法步驟 二. 預習內(nèi)容 1. 復習用門電路設計組合邏輯電路得原理與方法步驟。
2. 復習二進制數(shù)得運算。
3. 用“與非門”設計半加器得邏輯圖。
4. 完成用“異或門”、“與或非”門、“與非”門設計全加器得邏輯圖。
5. 完成用“異或”門設計得 3 變量判奇電路得原理圖。
三. 元件參考
依次為 74LS283、74LS00、74LS51、74LS136 其中 74LS51:Y=(AB+CD)’,74LS136:Y=A⊕B(OC 門) 四. 實驗內(nèi)容 1. 用與非門組成半加器,用或非門、與或非門、與非門組成全加器(電路自擬)
U1NOR2U2NOR2U3NOR2U4NOR2U5NOR2S C 半加器 U1A74LS136DU1B74LS136DU2C74LS00DR11kΩR21kΩVCC5VU3A74LS51D81121391011J1Key = AJ2Key = BJ3Key = CSi2.5 V Ci2.5 V
全加器 被加數(shù) A i
0 1 0 1 0 1 0 1 加數(shù) B i
0 0 1 1 0 0 1 1 前級進位 C i1
0 0 0 0 1 1 1 1 與 S i
0 1 1 0 1 0 0 1 新進位 C i
0 0 0 1 0 1 1 1 2. 用異或門設計 3 變量判奇電路,要求變量中 1 得個數(shù)為奇數(shù)就是,輸出為 1,否則為 0、 VCC5VJ1Key = AJ2Key = BJ3Key = CU1A74LS136DU1B74LS136DR11kΩX12.5 V
3 變量判奇電路 輸入 A 0 0 0 0 1 1 1 1 輸入 B 0 0 1 1 0 0 1 1 輸入 C 0 1 0 1 0 1 0 1 輸出 L 0 1 1 0 1 0 0 1 3. “74LS283”全加器邏輯功能測試 測試結(jié)果填入下表中: 被加數(shù) A 4 A 3 A2A 1
0111 1001 加數(shù) B 4 B 3 B 2 B 1
0001 0111 前級進位 C 0
0 或 1 0 或 1 與 S 4 S 3 S 2 S 1
1000 1001 0000 0001 新進位 C 4
0 0 1 1 五. 實驗體會: 1、通過這次實驗,掌握了熟悉半加器與全加器得邏輯功能 2、這次實驗得邏輯電路圖比較復雜,涉及了異或門、與或非門、與非門三種邏輯門,在接線時應注意不要接錯。各芯片得電源與接地不能忘記接。
實驗三 組合邏輯實驗( 二) 數(shù)據(jù)選擇器與譯碼器得應用 一. 實驗目得 熟悉數(shù)據(jù)選擇器與數(shù)據(jù)分配器得邏輯功能與掌握其使用方法 二. 預習內(nèi)容 1. 了解所有元器件得邏輯功能與管腳排列 2. 復習有關(guān)數(shù)據(jù)選擇器與譯碼器得內(nèi)容 3. 用八選一數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù) L=ABC+ABC’+A’BC+A’B’C 與 L=A⊕B⊕C 4. 用 3 線—8 線譯碼器與與非門構(gòu)成一個全加器 三. 參考元件 數(shù)據(jù)選擇器 74LS151,3—8 線譯碼器 74LS138、
四. 實驗內(nèi)容 1、數(shù)據(jù)選擇器得使用: 當使能端 EN=0 時,Y 就是 A 2 ,A 1 ,A 0 與輸入數(shù)據(jù) D 0 ~D 7 得與或函數(shù),其表達式為:
Y= (表達式 1) 式中 m i 就是 A 2 ,A 1 ,A 0 構(gòu)成得最小項,顯然當 D i =1 時,其對應得最小項 m i 在與或表達式中出現(xiàn)。當 D i =0 時,對應得最小項就不出現(xiàn)。利用這一點,不難實現(xiàn)組合電路。
將數(shù)據(jù)選擇器得地址信號A 2 ,A 1 ,A 0 作為函數(shù)得輸入變量,數(shù)據(jù)輸入D 0 ~D 7 作為控制信號,控制各最小項在輸出邏輯函數(shù)中就是否出現(xiàn),就是能端 EN 始終保持低電平,這樣,八選一數(shù)據(jù)選擇器就成為一個三變量得函數(shù)產(chǎn)生器。
①用八選一數(shù)據(jù)選擇器 74LS151 產(chǎn)生邏輯函數(shù) 將上式寫成如下形式:L=m 1 D 1 +m 3 D 3 +m 6 D 6 +m 7 D 7
該式符合表達式 1 得標準形式,顯然 D 1 、D 3 、D 6 、D 7 都應該等于 1,二式中沒有出現(xiàn)得最小項 m 0 、m 2 、m 4 、m 5 ,它們得控制信號 D 0 、D 2 、D 4 、D 5 都應該等于 0。由此可畫出該邏輯函數(shù)產(chǎn)生器得邏輯圖。
L=ABC+ABC’+A’BC+A’B’C ②用八選一數(shù)據(jù)選擇器 74LS151 產(chǎn)生邏輯函數(shù) 根據(jù)上述原理自行設計邏輯圖,并驗證實際結(jié)果。
U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VX12.5 V J1Key = AJ2Key = BJ3Key = C 2、3 線—8 線譯碼器得應用 用 3 線—8 線譯碼器 74LS138 與與非門構(gòu)成一個全加器。寫出邏輯表達式并設計電路圖,驗證實際結(jié)果。
U174LS138DY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16~G2A4~G2B5U2A74LS20DU2B74LS20DJ1Key = AJ2Key = BJ3Key = CVCC5V X12.5 V X22.5 V
3、擴展內(nèi)容
用一片 74LS151 構(gòu)成 4 變量判奇電路
U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7J1Key = DJ2Key = AJ3Key = BJ4Key = CU2A7404NVCC5VX12.5 V
五、實驗體會 1、數(shù)據(jù)選擇器用來對數(shù)據(jù)進行選擇,特別選擇適用于函數(shù)得分離,就是比較常用得組合邏輯器件;譯碼器用于數(shù)據(jù)得編碼與譯碼中,也就是較常用得邏輯器件。
2、集成得組合邏輯電路也就是有簡單得門電路組合而成,可以根據(jù)對邏輯電路得連接,集成得邏輯器件之間可以相互轉(zhuǎn)化,功能也進行了擴展了。
實驗四: 觸發(fā)器與計數(shù)器 一、
實驗目得 1、 熟悉 JK 觸發(fā)器得基本邏輯功能與原理。
2、 了解二進制計數(shù)器工作原理。
3、 設計并驗證十進制,六進制計數(shù)器。
二、
預習內(nèi)容 1、 復習有關(guān) RS 觸發(fā)器,JK 觸發(fā)器,D 觸發(fā)器得內(nèi)容。
觸發(fā)器就是構(gòu)成時序邏輯電路得基本邏輯單元,具有記憶、存儲二進制信息得功能。
從功能上瞧,觸發(fā)器可分為 RS、D、JK、T、T’等幾種類型。上述幾種觸發(fā)器雖然功能不同,但相互之間可以轉(zhuǎn)換。邊沿觸發(fā)器就是指,只有在時鐘脈沖信號 CP 得上升沿或者就是下降沿到來時,接收此刻得輸入信號,進行狀態(tài)轉(zhuǎn)換,而在其它任何時候輸入信號得變化都不會影響到電路得狀態(tài)。
2、 預習有關(guān)計數(shù)器得工作原理。
統(tǒng)計輸入脈沖個數(shù)得過程計數(shù)。能夠完成計數(shù)工作得電路成為計數(shù)器。計數(shù)器得基本功能就是統(tǒng)計時鐘脈沖得個數(shù),即實現(xiàn)計數(shù)操作,也用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。計數(shù)器得種類很多,根據(jù)計數(shù)脈沖引入方式得不同,將計數(shù)器分為同步計數(shù)器與異步計數(shù)器;根據(jù)計數(shù)過程中計數(shù)變化趨勢,將計數(shù)器分為加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器;根據(jù)計數(shù)器中計數(shù)長度得不同,可以將計數(shù)器分為二進制計數(shù)器與非二進制計數(shù)器(例如十進制、N 進制)。
二進制計數(shù)器就是構(gòu)成其她各種計數(shù)器得基礎(chǔ)。按照計數(shù)器中計數(shù)值得編碼方式,用 n 表示二進制代碼,N 表示狀態(tài)位,滿足 N=2“得計數(shù)器稱作二進制計數(shù)器。74LS161D就是常見得二進制加法同步計數(shù)器
3、 用觸發(fā)器組成三進制計數(shù)器。設計電路圖。
4、 用 74 LS 163 與與非門組成四位二進制計數(shù)器,十進制計數(shù)器,六進制計數(shù)器。設計電路圖。
三、
參考元件
74LS00
74LS107
74LS74
74LS163
四、實驗內(nèi)容 1、RS 觸發(fā)器邏輯功能測試 U1A74LS00DU1B74LS00DVCC5VJ1Key = RJ2Key = SX12.5 V X22.5 V
R—S 觸發(fā)器 R S Q
觸發(fā)器電位 0 1 0 1 0 1 0 1 0 1 1 1 0 0 不確定 0 0 不變 不變 保持 2、74LS163 得邏輯功能測試
U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9V1100 Hz 5 V U2A74LS00DVCC5VGNDX12.5 V X22.5 V X32.5 V X42.5 V
74LS163 得邏輯功能表如下
輸入 輸出
CT P
CT T
CP D 0
D 1
D 2
D 3
Q 0
Q 1
Q2
Q 3
0 X X X
X X X X 0 0 0 0 1 0 X X
d 0
d 1
d 2
d 3
d 0
d 1
d 2
d 3
1 1 1 1
X X X X 計數(shù) 1 1 0 X
X X X X 保持 1 1 X 0
X X X X 保持 3、用 74LS163 組成六進制計數(shù)器 U1A74LS00DU274LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9VCC5VU3DCD_HEXV150 Hz 5 V
輸出 QA QB QC QD 從 0000 逐漸增 1 直至 0101,此時 QA=1,QC=1,經(jīng)過與非門后為低電平,輸入至 CLR 同步清零,又開始了下一輪得計數(shù)。故計數(shù)范圍為 0000——0101,為六進制計數(shù)器。
4、用 74LS163 組成十進制計數(shù)器
U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U2A74LS00DU3DCD_HEXV150 Hz 5 V VCC5V 輸出QA QB QC QD 從0000逐漸增1直至1001,此時QA=1,QD=1,經(jīng)過與非門后為低電平,輸入至CLR同步清零,又開始了下一輪得計數(shù)。故計數(shù)范圍為0000——1001,為十進制計數(shù)器。
1、 用 74LS163 組成六十進制計數(shù)器 U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U2A74LS00DU3DCD_HEXV1100 Hz 5 V VCC5VU474LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U5A74LS00DU6DCD_HEX 五、實驗體會: 這次試驗熟悉了計數(shù)器、譯碼器、顯示器等器件得使用方法,學會用它們組成具有計數(shù)、譯碼、顯示等綜合電路,并了解它們得工作原理。利用常用計數(shù)器通過設計可以實現(xiàn)非常用進制計數(shù)器,一般有同步與異步兩種不同得方案,同時也可以采用清零與預置數(shù)來達到歸零得目得。
實驗 五 555 集成定時器 一. 實驗目得 熟悉與使用 555 集成定時器 二. 實驗內(nèi)容
1、555 單穩(wěn)電路 1）
按圖連接,組成一個單穩(wěn)觸發(fā)器
2）
測量輸出端,控制端得電位與理論計算值比較 3）
用示波器觀察輸出波形以及輸出電壓得脈寬。tw=RCln3=1、1RC A1555_VIRTUALGNDDISOUT RSTVCCTHRCONTRIR15.1kΩC19.7µFVCC5VV11kHz 5 V XSC1ABExt Trig++__+_ 2.555 多諧振蕩器 1)按圖接線,組成一個多諧振蕩器 輸出矩形波得頻率為:f=1、43/(R 1 +2R 2 ) 2)用示波器觀察波形 A1555_VIRTUALGNDDISOUT RSTVCCTHRCONTRIR1100kΩR210kΩVCC5VC1270pFXSC1ABExt Trig++__+_ 通過示波器觀察到輸出波形為脈沖波 3、接觸開關(guān) 按圖接線,構(gòu)成一個接觸開關(guān),摸一下觸摸線,LED 亮一秒
A1555_VIRTUALGNDDISOUT RSTVCCTHRCONTRIVCC5VR1100kΩR21kΩC10.1µFC247µFC30.05µFLED1 三. 實驗體會 本次實驗就是關(guān)于 555 集成定時器以及它構(gòu)建得觸發(fā)器與振蕩器。555 定時器在邏輯電路中用得非常廣泛,可以由它產(chǎn)生各種各樣得脈沖波形,一般作為信號源來使用。
實驗六 數(shù)字秒表 一. 實驗目得: 1、了解數(shù)字計時裝置得基本工作原理與簡單設計方法。
2、熟悉中規(guī)模集成器件與半導體顯示器得使用。
3、了解簡單數(shù)字裝置得調(diào)試方法,驗證所設計得數(shù)字秒表得功能。
二. 實驗元件: 集成元件:555 一片,74LS163 一片,74LS248 兩片,LED 兩片,74LS00 兩片。
二極管 IN4148 一個,電位器 100K 一個,電阻,電容。
三. 實驗內(nèi)容: 1、實驗原理框圖
① ① 秒信號發(fā)生器用 555 定時器構(gòu)建多諧振蕩電路而成 ② ② 六十進制計數(shù)器用兩塊 74LS163 組成 ③ ③ 譯碼電路由 74LS148 組成 ④ ④ 數(shù)碼顯示由 LED 組成。
2、 設計內(nèi)容及要求
①用上述元器件設計一個數(shù)字秒表電路,電路包含秒脈沖發(fā)生器、計數(shù)、譯碼,顯示 00至 59 秒。
②具有清零、停止、啟動功能。
譯碼電路 秒計數(shù)器 數(shù)碼顯示器
③至少使用一塊 74LS248 芯片及共陰極顯示器。
3 實驗電路圖設計如下: U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U274LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U5A74LS00DU5B74LS00DVCC5VU6LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2R1100kΩR2100kΩC14.7µFU9A74LS00DVCC5VU1374LS248DA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U12A B C D E F GCKU14DCD_HEXPauseKey = SpaceClearKey = SpaceU3A74LS00DU8A74LS00DC20.01µFU4A74LS00D 開關(guān) A B 置于高電平時開始計數(shù),A 置于低電平得時候暫停計數(shù),B 置于低電平得時候清零。
四. . 實驗體會: : 最后得實驗為一綜合性實驗,綜合考察了 555 定時器與計數(shù)電路得應用。其中在接線時應先檢查導線得通斷后在使用,可以節(jié)省不必要浪費得時間;另外要將電路分割成不同得功能塊來拼接會就是過程清晰、簡潔。由多諧振蕩器產(chǎn)生得信號接入計數(shù)器時應用與非門來處理一下,否則計數(shù)器會出現(xiàn)亂碼,可見理論與實際就是有偏差得,可能就是多諧振蕩器產(chǎn)生得方波中有干擾信號。
推薦訪問： 實驗 報告同志們：今天這個大會，是市委全面落實黨要管黨、從嚴治黨要求的一項重大舉措，也是對縣市區(qū)委書記履行基層黨建工作第一責任人情況的一次集中檢閱，同時是對全市基層黨建工作的一次再部署、再落實的會議。前面，**
***年，我認真履行領(lǐng)班子、帶隊伍、抓黨員、保穩(wěn)定的基層黨建工作思路，以學習貫徹習近平新時代中國特色社會主義思想和黨的十九大歷次全會精神為主線，以市局基層黨建工作考核細則為落腳點，落實全面從嚴治黨主體
根據(jù)會議安排，現(xiàn)將2022年履行抓基層黨建工作職責情況報告如下：一、履職工作特色和亮點1 突出政治建設，著力在思想認識上提高。牢固樹立抓黨建就是抓政績的理念，以“黨建工作抓引領(lǐng)、社區(qū)治理求突破，為民服
2022年以來，在**黨委的正確領(lǐng)導下，堅持以習近平新時代中國特色社會主義思想為指導，深入學習宣傳貫徹黨的二十大精神，以黨建工作為統(tǒng)領(lǐng)，扎實開展夯實“三個基本”活動，以“四化四力”行動為抓手，聚力創(chuàng)建
各位領(lǐng)導，同志們：根據(jù)會議安排，現(xiàn)就2022年度抓基層黨建工作情況匯報如下：一、主要做法及成效（一）強化政治引領(lǐng)。一是不斷強化理論武裝。堅持通過黨組會、中心組學習會和“三會一課”，第一時間、第一議題學
2022年度抓基層黨建工作述職報告按照黨委工作部署，現(xiàn)將本人2022年度抓基層黨建工作情況報告如下：一、2022年度抓基層黨建工作情況（一）旗幟鮮明講政治將旗幟鮮明講政治放在全局發(fā)展首要位置，積極開展
2022年，是我在數(shù)計系黨總支書記這個新崗位上度過的第一個完整的工作年度。回首一年來在校黨委的正確領(lǐng)導下，與數(shù)計系領(lǐng)導班子和全體師生共同走過的日子，艱辛歷歷在目，收獲溫潤心田。作為黨總支書記，我始終牢
按照考核要求，現(xiàn)將本人一年來，作為統(tǒng)戰(zhàn)部長履行職責、廉潔自律等方面情況報告如下：一、著眼增強政治素質(zhì)，不斷深化理論學習堅持把旗幟鮮明講政治作為履職從政的第一位要求，帶領(lǐng)統(tǒng)戰(zhàn)系統(tǒng)干部堅決擁護“兩個確立”
**年，緊緊圍繞黨工委、管委會的決策部署，全體人員團結(jié)協(xié)作、凝心聚力，緊扣黨工委“**”基本工作思路，全力開拓進取，認真履職盡責，圓滿完成各項工作任務。一、個人思想政治狀況檸檬文苑www bgzjy
按照縣委關(guān)于開展抓基層黨建述職評議會議的有關(guān)要求，經(jīng)請示縣委組織部同意，今天，我們在此召開2022年度基層黨組織書記抓基層黨建述職評議會議。1 首先，請**黨委書記，**同志述職。**黨委能夠主動研究